

## Lista operacji procesorów PIC18F ... K ...

Listę instrukcji przepisano z dokumentacji mikrokontrolera PIC18F14K22. Procesory PIC18 innych serii niż „K” mogą nie mieć niektórych operacji lub mieć takie, których seria „K” nie posiada.

Literka *d* w poniższym spisie oznacza *destination*, czyli wskazanie, do którego rejestru zostanie wpisany wynik operacji. Jeśli podamy w tym miejscu „w” (0) to asembler potraktuje to jako wpisanie rezultatu do rejestru WREG. Jeśli podamy „f” (1) to wynik znajdzie się w rejestrze podanym w instrukcji. **Pominięcie oznacza 1 (rejestr).**

Literka *a* to operand przeznaczony na wskazanie sposobu adresowania rejestru z danymi. Jeżeli jako *a* podamy 0, adresowanie będzie uczynione z użyciem rejestru z grupy wszędzie dostępnej, tzn. niezależnie od ustawionego banku pamięci (tzw. *Access RAM*). Przy 1 będzie to adres w obrębie aktualnego banku pamięci. Niestety, nie ma tu ładnego literowego skrótu, jak w przypadku operandu *d*. **Pominięcie oznacza 0 (dostęp na zasadach *Access RAM*).**

### Operacje zorientowane na bajt

Mnemonik i parametry	Wykonywana operacja	Flagi, na które ma wpływ instrukcja
ADDWF <i>f, d, a</i>	Dodaj WREG i <i>f</i>	C, DC, Z, OV, N
ADDWFC <i>f, d, a</i>	Dodaj WREG i bit przeniesienia (C) do <i>f</i>	C, DC, Z, OV, N
ANDWF <i>f, d, a</i>	Iloczyn logiczny (AND) WREG i <i>f</i>	Z, N
CLRF <i>f, a</i>	Wyzeruj <i>f</i>	Z
COMF <i>f, d, a</i>	Dopełnij binarnie <i>f</i>	Z, N
CPFSEQ <i>f, a</i>	Porównaj <i>f</i> z WREG, przeskocz jedną instrukcję gdy <i>f</i> = WREG	
CPFSGT <i>f, a</i>	Porównaj <i>f</i> z WREG, przeskocz jedną instrukcję gdy <i>f</i> > WREG	
CPFSLT <i>f, a</i>	Porównaj <i>f</i> z WREG, przeskocz jedną instrukcję gdy <i>f</i> < WREG	
DECF <i>f, d, a</i>	Zmniejsz <i>f</i> o 1	C, DC, Z, OV, N
DECFSZ <i>f, d, a</i>	Zmniejsz <i>f</i> o 1, przeskocz jedną instrukcję jeśli 0	
DCFSNZ <i>f, d, a</i>	Zmniejsz <i>f</i> o 1, przeskocz jedną instrukcję jeśli nie 0	
INCF <i>f, d, a</i>	Zwiększ <i>f</i> o 1	C, DC, Z, OV, N
INCFSZ <i>f, d, a</i>	Zwiększ <i>f</i> o 1, przeskocz jedną instrukcję jeśli 0	
INFSNZ <i>f, d, a</i>	Zwiększ <i>f</i> o 1, przeskocz jedną instrukcję jeśli nie 0	
IORWF <i>f, d, a</i>	Suma logiczna (OR) WREG i <i>f</i>	Z, N

MOVF $f, d, a$	Przesuń $f$	Z, N
MOVFF $fs, fd$	Przesuń $fs$ do $fd$	
MOVWF $f, a$	Przesuń WREG do $f$	
MULWF $f, a$	Pomnóż WREG i $f$	
NEGF $f, d, a$	Zaneguj $f$	C, DC, Z, OV, N
RLCF $f, d, a$	Obróć $f$ w lewo wraz z bitem przeniesienia (C)	C, Z, N
RLNCF $f, d, a$	Obróć $f$ w lewo (bez użycia bitu przeniesienia)	Z, N
RRCF $f, d, a$	Obróć $f$ w prawo wraz z bitem przeniesienia (C)	C, Z, N
RRNCF $f, d, a$	Obróć $f$ w prawo (bez użycia bitu przeniesienia)	Z, N
SETF $f, a$	Ustaw wszystkie bity w $f$	
SUBFWB $f, d, a$	Odejmij $f$ od WREG wraz z bitem pożyczki (C)	C, DC, Z, OV, N
SUBWF $f, d, a$	Odejmij WREG od $f$	C, DC, Z, OV, N
SUBWFB $f, d, a$	Odejmij WREG of $f$ wraz z bitem pożyczki (C)	C, DC, Z, OV, N
SWAPF $f, d, a$	Zamień połówki w $f$	
TSTFSZ $f, a$	Sprawdź $f$ , przeskocz jedną instrukcję jeśli 0	
XORWF $f, d, a$	Alternatywa wykluczająca WREG i $f$	Z, N

## Operacje zorientowane na bit

BCF $f, b, a$	Wyzeruj bit nr $b$ z rejestru $f$	
BSF $f, b, a$	Ustaw bit nr $b$ z rejestru $f$	
BTFSC $f, b, a$	Sprawdź bit $b$ w $f$ , przeskocz jedną instrukcję jeśli bit jest wyzerowany	
BTFSS $f, b, a$	Sprawdź bit $b$ w $f$ , przeskocz jedną instrukcję jeśli bit jest ustawiony	
BTG $f, b, a$	Zmień na przeciwny bit $b$ w rejestrze $f$	

## Operacje kontrolne

BC $n$	Skocz do adresu $n$ , jeśli jest ustawione przeniesienie (C=1). Adresowanie względne	
BN $n$	Skocz do adresu $n$ , jeśli jest ustawiony bit ujemności (N=1). Adresowanie względne	
BNC $n$	Skocz do adresu $n$ , jeśli jest wyzerowany bit przeniesienia (C=0). Adresowanie względne	
BNN $n$	Skocz do adresu $n$ , jeśli jest wyzerowany bit negatywności (N=0). Adresowanie względne	
BNOV $n$	Skocz do adresu $n$ , jeśli nie było przepełnienia	

	(OV=0)	
BNZ <i>n</i>	Skocz do adresu <i>n</i> , jeśli jest wyzerowany bit zerowości (Z=0). Adresowanie względne	
BOV <i>n</i>	Skocz do adresu <i>n</i> , jeśli było przepełnienie (OV=1). Adresowanie względne	
BRA <i>n</i>	Bezwarunkowo skocz do adresu <i>n</i> . Adresowanie względne	
BZ <i>n</i>	Skocz do adresu <i>n</i> , jeśli jest ustawiony bit zerowości (Z=1). Adresowanie względne	
CALL <i>k, s</i>	Wywołaj podprogram znajdujący się pod adresem <i>k</i> . Adresowanie <b>bezwzględne</b>	
CKRWDT	Wyczyść timer Watchdog	$\overline{TO}, \overline{PD}$
DAW	Wyrównaj dziesiętnie WREG	C
GOTO <i>k</i>	Bezwarunkowo skocz do adresu <i>k</i> . Adresowanie <b>bezwzględne</b>	
NOP	Nie rób nic	
POP	Pobierz wierzchołek stosu powrotu	
PUSH	Złóż na wierzchołek stosu powrotu	
RCALL <i>n</i>	Wywołaj podprogram znajdujący się pod adresem <i>n</i> . Adresowanie względne	
RESET	Wykonaj programowy reset urządzenia	wszystkie
RETFIE <i>s</i>	Powrót z przerwania i ponowne umożliwienie przerwania	GIE/GIEH, PEIE/GIEL
RETLW <i>k</i>	Powrót z podprogramu z podanym operandem <i>k</i> , wpisując go do WREG	
RETURN <i>s</i>	Powrót z podprogramu	
SLEEP	Przejdź w tryb uśpienia	$\overline{TO}, \overline{PD}$

## Operacje na operandzie bezpośrednim

ADDLW <i>k</i>	Dodaj operand <i>k</i> do WREG	C, DC, Z, OV, N
ANDLW <i>k</i>	Iloczyn logiczny operandu <i>k</i> i WREG	Z, N
IORLW <i>k</i>	Suma logiczna operandu <i>k</i> i WREG	Z, N
LFSR <i>f, k</i>	Przesuń 12-bitowy operand <i>k</i> do jednego z trzech rejestrów adresowania pośredniego (FSR0, FSR1 lub FSR2) podanego operandem <i>f</i>	
MOVLB <i>k</i>	Przesuń 4-bitowy operand <i>k</i> do rejestru selekcji banku pamięci (BSR<3:0>)	
MOVLW <i>k</i>	Przesuń operand <i>k</i> do WREG	
MULLW <i>k</i>	Pomnóż operand <i>k</i> przez WREG	

RETLW $k$	Powrót z podprogramu z podanym operandem $k$ , wpisując go do WREG	
SUBLW $k$	Odejmij WREG od operandu $k$	C, DC, Z, OV, N
XORLW $k$	Alternatywa wykluczająca (XOR) operandu $k$ i WREG	Z, N

## Operacje wymiany danych z pamięcią programu

TBLRD*	Odczytaj tabelę	
TBLRD*+	Odczytaj tablicę z postinkrementacją (zwiększeniem wskaźnika tabeli <b>po</b> przeczytaniu)	
TBLRD*-	Odczytaj tabelę z postdekrementacją (zmniejszeniem wskaźnika tabeli <b>po</b> przeczytaniu)	
TBLRD+*	Odczytaj tabelę z preinkrementacją (zwiększeniem wskaźnika tabeli <b>przed</b> przeczytaniem)	
TBLWT*	Zapisz tabelę	
TBLWT*+	Zapisz tabelę z postinkrementacją (zwiększeniem wskaźnika tabeli <b>po</b> przeczytaniu)	
TBLWT*-	Zapisz tabelę z postdekrementacją (zmniejszeniem wskaźnika tabeli <b>po</b> przeczytaniu)	
TBLWT+*	Zapisz tabelę z preinkrementacją (zwiększeniem wskaźnika tabeli <b>przed</b> przeczytaniem)	

## Instrukcje rozszerzające podstawowy zestaw

Umożliwienie (bitami konfiguracyjnymi mikrokontrolera) wykonywania rozszerzonego zestawu instrukcji może prowadzić starsze aplikacje do błędnej pracy. Zmienia to pracę podstawowego zestawu instrukcji. Mimo to rozszerzone instrukcje są tu dodane dla kompletności zestawienia. Tylko w niektórych typach programowania coś wnoszą i są wykorzystywane głównie przez języki programowania wysokiego poziomu. Kolidują z pełnym wykorzystaniem rejestrów z grupy zawsze dostępnej *Access RAM*. Więcej w dokumencie *PIC18(L)F1XK22 Data Sheet* w punkcie 24.2.3 zatytułowanym „BYTE-ORIENTED AND BIT-ORIENTED INSTRUCTIONS IN INDEXED LITERAL OFFSET MODE” (str. 312). Do pobrania z serwera Microchip-a

ADDFSR $f, k$	Dodaj 6-bitowy operand $k$ do FSR( $f$ )	
ADDULNK $k$	Dodaj 6-bitowy operand $k$ do FSR2 i powrót z podprogramu	
CALLW	Wywołaj podprogram używając WREG. Będzie on wpisany do PCL jako najniższy bajt adresu, wyższe	

	zostaną przepisane z PCLATH i PCLATU	
MOVSF <i>zs, fd</i>	Przesuń zawartość 7-bitowo indeksowanego rejestru <i>zs</i> do w pełni adresowanego (12-bitowo) <i>fd</i> . Pełny adres rejestru <i>zs</i> jest uzyskiwany przez dodanie do <i>zs</i> do FSR2	
MOVSS <i>zs, zd</i>	Przesuń zawartość 7-bitowo indeksowanego <i>zs</i> do 7-bitowo indeksowanego <i>zd</i> . Oba adresy są konstruowane przez dodanie operandu do FSR2	
PUSHL <i>k</i>	Zachowaj 8-bitowy operand bezpośredni <i>k</i> pod adresem wskazanym przez FSR2 a następnie zmniejsz o 1 FSR2. Umożliwia to złożenie wartości na stosie programowym.	
SUBFSR <i>f, k</i>	Odejmij 6-bitowy operand bezpośredni <i>k</i> od FSR( <i>f</i> )	
SUBULNK <i>k</i>	Odejmij 6-bitowy operand bezpośredni od FSR2 i wróć z podprogramu	